채택된 답변
안녕하세요, 회로설계 멘토 삼코치 입니다:)
질문자분 스펙과 활동 이력을 현업 기준으로 보면 공정설계 직무 적합도는 상당히 높은 편입니다. 화학 전공 기반에 반도체제조공학 연계전공, TCAD 기반 소자 구조 설계 경험, 그리고 Virtuoso 기반 회로 설계 경험까지 있기 때문에 일반적인 공정설계 지원자 대비 소자 이해와 회로 이해를 동시에 갖춘 케이스에 해당합니다. 현업 기준으로 보면 “소자–공정–회로 연결 이해형 지원자” 포지션에 가깝습니다.
먼저 사업부 특성을 현실적인 관점에서 설명드리겠습니다.
S.LSI 사업부 공정설계는 로직 반도체 제품을 담당합니다. 대표적으로 모바일 AP, ISP, 이미지센서 같은 칩들이 대상입니다. 공정설계 엔지니어는 공정 Integration 관점에서 소자 성능, 수율, 공정 window를 최적화하는 역할을 합니다. 예를 들어 Gate length variation이 transistor drive current(Idsat)에 미치는 영향, Metal resistance variation이 timing margin에 미치는 영향 등을 분석합니다. 실제 현업에서는 TCAD simulation, Inline data 분석, PCM 데이터를 통해 공정 parameter를 조정합니다. 질문자분이 수행한 TANOS FLASH TCAD 구조 설계 경험은 oxide thickness, trap density, tunneling current 같은 parameter sweep을 했을 가능성이 높습니다. 이런 경험은 S.LSI 공정설계에서도 그대로 활용됩니다. 예를 들어 FinFET 공정에서 channel doping, spacer thickness, gate workfunction tuning 등을 TCAD 기반으로 검증하는 방식이 동일하기 때문입니다. 다만 S.LSI는 사업 규모가 메모리보다 작고 채용 규모도 상대적으로 적습니다.
Foundry 사업부 공정설계는 외부 고객사의 칩을 제조하는 조직입니다. Qualcomm, NVIDIA, AMD 같은 고객의 설계를 실제 wafer로 구현하는 역할입니다. 공정설계 엔지니어는 고객 PDK와 실제 공정 특성 간의 차이를 줄이는 일을 합니다. 예를 들어 고객이 설계한 transistor 모델이 Idsat=1.2mA/um 기준인데 실제 wafer 측정값이 1.05mA/um이면, channel stress engineering이나 contact resistance 개선을 통해 target spec을 맞추는 방식입니다. Foundry에서는 공정 Integration + device tuning + 수율 분석 업무 비중이 큽니다. 질문자분의 TCAD 경험은 Foundry 공정설계와 가장 직접적으로 연결됩니다. 예를 들어 gate oxide thickness를 2.1nm에서 1.9nm로 줄였을 때 leakage current 증가와 threshold voltage 변화가 어떻게 나타나는지 TCAD로 예측하고 실제 wafer 데이터를 비교하는 방식입니다. 현업에서 TCAD 엔지니어들이 실제로 이런 parameter sweep을 반복합니다. 또한 Virtuoso 기반 회로 경험은 고객 설계 이해 측면에서 장점으로 작용합니다. 공정 변경이 delay, power, leakage에 어떤 영향을 주는지 이해하는 능력이 있기 때문입니다.
CTO 반도체연구소 공정설계는 성격이 완전히 다릅니다. 여기는 양산 공정이 아니라 차세대 기술 연구 조직입니다. 예를 들어 GAA transistor 구조 연구, 새로운 memory 구조, BEOL interconnect material 연구 등이 중심입니다. 업무 방식은 논문 기반 연구, TCAD modeling, 실험 wafer 제작 후 특성 분석이 반복됩니다. 예를 들어 gate-all-around nanosheet transistor에서 sheet thickness variation이 electrostatic control에 미치는 영향을 TCAD로 분석하고, 실제 test wafer를 제작해 Id-Vg curve를 측정하는 식입니다. 질문자분의 뉴로모픽 칩 설계 경험과 RRAM SNN 모델링 경험은 연구소 환경과 상당히 잘 맞습니다. 실제로 반도체연구소에서는 emerging memory나 neuromorphic computing 관련 연구가 진행됩니다. 다만 인턴 채용 규모는 가장 적고 경쟁 강도는 높은 편입니다.
이제 질문자분 활동을 기준으로 적합도를 현실적으로 분석해보겠습니다.
RRAM 기반 SNN 모델링 경험은 메모리 기반 neuromorphic computing 영역입니다. 이 경험은 CTO 반도체연구소와 가장 직접적으로 연결됩니다. 예를 들어 RRAM device variability가 SNN inference accuracy에 미치는 영향을 분석하는 연구가 실제로 진행됩니다. 질문자분이 PISPICE로 모델링했다면 device model parameter fitting 경험이 있을 가능성이 높습니다.
Virtuoso 기반 칩 설계 경험은 보통 공정설계 지원자에게 거의 없는 경험입니다. layout, pad design, full chip flow 경험은 로직 이해도를 보여주는 요소입니다. 이 부분은 S.LSI와 Foundry 모두에서 장점으로 작용합니다. 예를 들어 공정 변경으로 metal resistance가 증가하면 RC delay = R * C 증가로 timing margin이 줄어드는 구조를 이해하고 있다는 의미입니다.
TCAD TANOS FLASH 구조 설계 경험은 공정설계 직무와 가장 직접적인 경험입니다. 예를 들어 trap density Nt, tunneling oxide thickness tox, blocking oxide thickness tb 같은 parameter 변화에 따른 threshold voltage shift를 분석했을 가능성이 높습니다. 이런 TCAD 기반 device optimization 경험은 Foundry 공정설계에서 가장 많이 활용됩니다.
정리하면 현업 기준 적합도는 다음과 같은 구조로 볼 수 있습니다.
연구 경험 적합도 기준
CTO 반도체연구소 > Foundry > S.LSI
취업 현실성과 채용 규모 기준
Foundry > S.LSI > CTO 반도체연구소
질문자분 스펙과 활동을 종합적으로 보면 현실적인 전략은 Foundry 공정설계 지원이 가장 합리적인 선택입니다. 이유는 TCAD 기반 device optimization 경험이 직접적으로 활용되는 조직이고 채용 규모도 크기 때문입니다. 또한 Virtuoso 회로 경험은 Foundry에서 고객 설계 이해 능력으로 연결됩니다. 예를 들어 공정 variation이 ring oscillator frequency에 미치는 영향 같은 분석을 이해하는 엔지니어라는 포지셔닝이 가능합니다.
두 번째 선택지는 CTO 반도체연구소입니다. 연구 경험 자체는 이쪽과 가장 잘 맞습니다. 특히 RRAM 기반 neuromorphic modeling 경험은 연구소에서 관심 있는 영역입니다. 다만 채용 규모가 작기 때문에 현실적인 합격 확률 측면에서는 Foundry보다 불리합니다.
S.LSI는 로직 제품 중심 조직인데 질문자분 경험 중 로직 소자나 CMOS scaling 관련 직접적인 연구 경험은 상대적으로 적습니다. 그래서 활동 적합도 기준으로는 Foundry보다 한 단계 아래로 볼 수 있습니다.
현업 관점에서 보면 질문자분은 “device physics 이해 + TCAD simulation + 회로 이해” 조합을 가진 지원자입니다. 이 조합은 Foundry 공정설계에서 가장 활용도가 높은 형태입니다. 실제로 공정 엔지니어들이 wafer data 분석할 때 Id-Vg curve, leakage current, short channel effect 등을 TCAD와 비교하면서 원인을 찾기 때문입니다. 쉽게 비유하면 회로를 아는 공정 엔지니어는 완성된 자동차의 엔진 구조까지 이해하는 정비사와 비슷한 포지션입니다. 단순히 공정 parameter만 보는 것이 아니라 결과 회로 성능까지 연결해서 볼 수 있기 때문입니다.
더 자세한 회로설계 컨텐츠를 원하신다면 아래 링크 확인해주세요 :)
https://linktr.ee/circuit_mentor
